# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-166751

(43) Date of publication of application: 22.06.2001

(51)Int.CI.

G09G 3/36 GO2F 1/133 3/20 **G09G** HO4N 5/66

(21)Application number: 11-351459

(71)Applicant: SHARP CORP

(22)Date of filing:


(72)Inventor: NAKAO TOMOAKI

# (54) REFERENCE VOLTAGE GENERATION CIRCUIT FOR DISPLAYING GRAY SCALE AND LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To alter a γ-correction characteristic according to characteristics of a liquid crystal material and a liquid crystal panel.

SOLUTION: Resister elements R0-R7 have resistance ratios for γ-correction and generates γ-corrected intermediate voltages based on the voltage across both input terminals V0, V64. γ-correction adjusting circuits 42 adjust the γ- corrected intermediate voltages upward or downward based on the data for adjustment latched by a data latch circuit 43. In such a manner, the γcorrection characteristic can be altered according to the characteristics of the liquid crystal material and liquid crystal panel without modifying a design of a source driver, by providing the data latch circuit 43 with adjustment data in accordance with the characteristics of the liquid crystal material and liquid crystal panel.



# **LEGAL STATUS**

[Date of request for examination]

18.01.2002

[Date of sending the examiner's decision of

10.06.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3495960

[Date of registration]

21.11.2003

[Number of appeal against examiner's decision

2003-13137

of rejection]

[Date of requesting appeal against examiner's

10.07.2003

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-166751 (P2001-166751A)

(43)公開日 平成13年6月22日(2001.6.22)

(	51) Int.Cl.7		識別記号		FΙ			テ	-マコード(参考)	
	G09G	3/36			G 0 9 G	3/36			2H093	
	G02F	1/133	520		G 0 2 F	1/133		520	5 C 0 0 6	
			550					550	5 C 0 5 8	
			575					575	5 C 0 8 0	
	G 0 9 G	3/20	623		G 0 9 G	3/20		623F		
				審査請求	未請求 請求	対項の数9	OL	(全 12 頁)	最終頁に続く	

(21) 出願番号 特願平11-351459

(22) 出願日 平成11年12月10日(1999.12.10)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 中尾 友昭

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100062144

弁理士 青山 葆 (外1名)


最終頁に続く

## (54) 【発明の名称】 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置

# (57)【要約】

【課題】 液晶材料や液晶パネルの特性に応じてγ補正 特性を変更する。

【解決手段】 抵抗素子R0~R7は、γ補正用の抵抗 比を有して両入力端子V0,V64間の電圧に基づいて γ補正された中間電圧を生成する。γ補正調整回路42 は、データラッチ回路43にラッチされた調整用データ に基づいて、γ補正された中間電圧を上方あるいは下方 に調整する。こうして、データラッチ回路43に液晶材 料や液晶パネルの特性に応じた調整用データを与えるこ とによって、ソースドライバの設計を変更することなく 液晶材料や液晶パネルの特性に合わせてγ補正特性を変 更できる。



1

#### 【特許請求の範囲】

【請求項1】 表示データをディジタル・アナログ変換 する際に用いる階調表示用の基準電圧を生成する階調表 示基準電圧発生回路において、

複数レベルの基準電圧を生成する基準電圧生成回路と、 外部からの調整用データに基づいて、上記基準電圧を調 整する調整回路を備えたことを特徴とする階調表示基準 電圧発生回路。

【請求項2】 請求項1に記載の階調表示基準電圧発生 回路において、

#### 上記調整回路は、

上記基準電圧の入力端子と、上記調整用データの入力端 子と、調整後の電圧の出力端子と、上記調整用データに 応じて上記基準電圧よりも高い電圧あるいは上記基準電 圧よりも低い電圧を生成して上記調整後の電圧として出 力する調整後電圧生成回路を備えていることを特徴とす る階調表示基準電圧発生回路。

【請求項3】 請求項2に記載の階調表示基準電圧発生 回路において、

上記調整後電圧生成回路は、

上記調整用データに応じた電位差を発生する電位差発生 回路と.

上記基準電圧と電位差との和電圧を出力する和電圧出力 回路を備えて、

上記和電圧出力回路からの和電圧を上記調整後の電圧と して出力することを特徴とする階調表示基準電圧発生回

【請求項4】 請求項2に記載の階調表示基準電圧発生 回路において、

上記調整後電圧生成回路は、

上記入力端子と出力端子との間に介設されて、流れる電 流値に応じた電位差を両端に発生させる抵抗素子と、

1以上の定電流源と、

上記調整用データに基づいてオンオフすると共に、上記 定電流源と抵抗素子との間に介設された1以上のスイッ チ素子を備えて、

上記調整用データに基づいて各スイッチ素子のオンオフ を制御することによって、上記抵抗素子に流れる電流値 を変化させて上記電位差を変化させるようになっている ことを特徴とする階調表示基準電圧発生回路。

【請求項5】 請求項4に記載の階調表示基準電圧発生 回路において、

上記抵抗素子と出力端子との間に介設されたバッファア ンプを備えたことを特徴とする階調表示基準電圧発生回 路。

【請求項6】 請求項4あるいは請求項5に記載の階調 表示基準電圧発生回路において、

上記定電流源は、nを正の整数として、2<sup>(n-1)</sup>の重み 付けされた電流を発生し、

ットデジタルデータであることを特徴とする階調表示基 進電圧発生回路.

【請求項7】 請求項4あるいは請求項5に記載の階調 表示基準電圧発生回路において、

上記定電流源は、上記抵抗素子に電流を流し込む1以上 の第1定電流源と、上記抵抗素子から電流を流し出す1 以上の第2定電流源で構成されており、

上記スイッチ素子は、上記抵抗素子に電流を流し込む第 1 定電流源、及び、上記抵抗素子から電流を流し出す第 2 定電流源を設定するようになっていることを特徴とす る階調表示基準電圧発生回路。

【請求項8】 請求項1乃至請求項7の何れか一つに記 載の階調表示基準電圧発生回路において、

上記基準電圧生成回路はγ補正された基準電圧を生成す るようになっており、

上記調整回路は、上記γ補正された基準電圧を調整する γ補正調整回路であることを特徴とする階調表示基準電 圧発生回路。

【請求項9】 請求項1乃至請求項8の何れか一つに記 20 載の階調表示基準電圧発生回路を備えたことを特徴とす る液晶駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、液晶駆動装置等 に用いられる階調表示基準電圧発生回路、及び、それを 用いた液晶駆動装置に関する。

[0002]

【従来の技術】上記階調表示基準電圧発生回路は2つの 電圧の中間電圧を作る回路である。例えば、アクティブ 30 マトリックス方式の液晶表示装置における液晶駆動部等 では、抵抗分割を用いて中間電圧が作られる。そして、 抵抗分割用の抵抗には、γ補正と呼ばれる抵抗比を持た せており、この抵抗比の比率に応じて液晶材料の光学特 性を補正し、より自然な階調表示を実現するようにして いる。

【0003】以下に、上記階調表示基準電圧発生回路を 備えた液晶表示装置の構成、その液晶表示装置における TFT(薄膜トランジスタ)方式の液晶パネルの構成、そ の液晶駆動波形、および、そのソースドライバの構成に 40 ついて説明する。

【0004】図6は、アクティブマトリックス方式の代 表例であるTFT方式の液晶表示装置のブロック構成を 示す。この液晶表示装置は、液晶表示部とそれを駆動す る液晶駆動回路(液晶駆動部)とに分かれる。上記液晶表 示部は、TFT方式の液晶パネル1を有している。そし て、液晶パネル1内には、液晶表示素子(図示せず)と後 に詳述する対向電極(共通電極)2とが設けられている。

【0005】一方、上記液晶駆動回路には、IC(集積 回路)で成るソースドライバ3およびゲートドライバ4

上記調整用データは、2の補数表現による2進数の多ビ 50 と、コントローラ5と、液晶駆動電源6が搭載されてい

2

る。そして、コントローラ 5 は、ソースドライバ 3 に表示データ D および制御信号 S 1 を入力する一方、ゲートドライバ 4 には垂直同期信号 S 2 を入力する。さらに、ソースドライバ 3 およびゲートドライバ 4 に水平同期信号を入力する。

【0006】上記構成において、外部から入力された表示データは、上記コントローラ5を介してデジタル信号である表示データDとしてソースドライバ3に入力される。そうすると、ソースドライバ3は、入力された表示データDを時分割して第1ソースドライバ〜第nソースドライバにラッチし、その後、コントローラ5から入力される上記水平同期信号に同期してD/A変換する。そして、時分割された表示データDをD/A変換して成る階調表示用のアナログ電圧(以下、階調表示電圧と言う)を、ソース信号ライン(図示せず)を介して、液晶パネル1内における対応する上記液晶表示素子に出力するのである。

【0007】図7は、上記液晶パネル1の構成を示す。 液晶パネル1には、画素電極11、画素容量12、画素 電極11への電圧印加をオン・オフ制御するTFT1 3、ソース信号ライン14、ゲート信号ライン15、対 向電極16(図6における対向電極2に相当)が設けられ ている。ここで、画素電極11,画素容量12およびT FT13によって1画素分の上記液晶表示素子Aが構成 される。

【0008】上記ソース信号ライン14には、図6におけるソースドライバ3から、表示対象画素の明るさに応じた上記階調表示電圧が与えられる。一方、ゲート信号ライン15には、ゲートドライバ4から、列方向に並んだTFT13を順次オンするような走査信号が与えられる。そして、オン状態のTFT13を介して、当該TFT13のドレインに接続された画素電極11にソース信号ライン14の階調表示電圧が印加され、上記対向電極16との間の画素容量12に蓄積される。こうして、液晶の光透過率が上記階調表示電圧に応じて変化されて、画素表示が行われるのである。

【0009】図8および図9に、液晶駆動波形の一例を示す。 図8および図9において、21,25はソースドライバ3の駆動波形であり、22,26はゲートドライバ4の駆動波形である。また、23,27は対向電極16の電位であり、24,28は画素電極11の電圧波形である。ここで、液晶材料に印加される電圧は、画素電極11と対向電極16との電位差であり、図中においては斜線で示している。

【0010】例えば、図8の場合は、上記ゲートドライバ4の駆動波形22のレベルが「H」の期間だけTFT13がオンし、ソースドライバ3の駆動波形21と対向電極16の電位23との差の電圧が画素電極11に印加される。その後、ゲートドライバ4の駆動波形22のレベルは「L」となり、TFT13はオフ状態となる。その場

合に、画素には画素容量12が存在するために、上述の 電圧が維持されるのである。

【0011】図9の場合も同様である。但し、図8と図9とは液晶材料に印加される電圧が異なる場合を示しており、図8の場合は、図9の場合と比べて印加電圧が高くなっている。このように、液晶材料に印加する電圧をアナログ電圧として変化させることによって、液晶の光透過率をアナログ的に変え、多階調表示を実現するのである。尚、表示可能な階調数は、液晶材料に印加されるアナログ電圧の選択肢の数によって決定される。

【0012】図10は、図6におけるソースドライバ3を構成する第nソースドライバのブロック図の一例を示す。入力されたデジタル信号の表示データDは、R(赤),G(緑),B(青)の表示データ(DR,DG,DB)を有している。そして、この表示データDは、一旦入力ラッチ回路31にラッチされた後、コントローラ5からスタートパルスSPおよびクロックCKによってシフトするシフトレジスタ32の動作に合わせて、時分割によってサンプリングメモリ33に記憶される。その後、コントローラ5からの水平同期信号(図示せず)に基づいてホールドメモリ34に一括転送される。尚、Sはカスケード出力である。

【0013】階調表示基準電圧発生回路39は、外部基準電圧発生回路(図6における液晶駆動電源6に相当)から供給される電圧VRに基づいて、各レベルの基準電圧を発生する。ホールドメモリ34のデータは、レベルシフタ回路35を介してD/A変換回路(デジタル・アナログ変換回路)36に送出され、階調表示基準電圧発生回路39からの各レベルの基準電圧に基づいてアナログ電圧に変換される。そして、出力回路37によって、液晶駆動電圧出力端子38から、上記階調表示電圧として、各液晶表示素子Aのソース信号ライン14に出力されるのである。すなわち、上記基準電圧のレベル数が上記表示可能な階調数となるのである。

【0014】図11に、上述のような複数の基準電圧を発生して中間電圧を生成する階調表示基準電圧発生回路39の構成を示す。尚、図11における階調表示基準電圧発生回路39は、64通りの基準電圧を発生するようにしている。

【0015】この階調表示基準電圧発生回路39は、V0,V8,V16,V24,V32,V40,V48,V56 およびV64で表わされる9個の中間調電圧入力端子と、γ補正のための抵抗比を持たせた抵抗素子R0~R7と、各抵抗素子R0~R7の両端間に直列に8個ずつ接続された合計64個の抵抗(図示せず)で構成されている。このように、γ補正と呼ばれる抵抗比をソースドライバ3に内蔵し、上記階調表示電圧に変換するための液晶駆動出力電圧に折れ線特性を持たせるようにしている。したがって、上記抵抗比の比率によって液晶材料の光学特性を補正することによって、液晶材料の光学特性

5

に合わせた自然な階調表示を行うことができるのであ る。尚、従来の階調表示基準電圧発生回路39における 液晶駆動出力電圧の特性例を図12に示す。

## [0016]

【発明が解決しようとする課題】しかしながら、上記従 来の階調表示基準電圧発生回路においては、以下のよう な問題がある。すなわち、最適なγ補正特性(図12に 示す液晶駆動出力電圧の折れ線特性)は、液晶材料の種 類や液晶パネルの画素数によって異なり、液晶モジュー ル毎に異なる。そして、ソースドライバ3に内蔵される 階調表示基準電圧発生回路39の抵抗分割比は、ソース ドライバ3の設計段階において決定されている。したが って、適用する液晶モジュールの液晶材料の種類や液晶 パネルの画素数に応じてγ補正特性を変更する場合に は、その都度ソースドライバ3を作り換えなければなら ないと言う問題がある。

【0017】尚、上記外部基準電圧発生回路から中間調 電圧入力端子V0~V64に供給される複数の中間調電 圧を調整する基準電圧調整手段を設けて、この基準電圧 調整手段によって各中間調電圧入力端子V0~V64に 20 供給される中間調電圧を調整する方法も考えられる。し かしながら、上記基準電圧調整手段を設けることによっ て端子数が増加したり回路規模が大きくなって、製造コ ストが増加するという問題がある。

【0018】そこで、この発明の目的は、製造コストを 増加させることなく液晶材料や液晶パネルの特性に応じ てγ補正特性を変更できる階調表示基準電圧発生回路、 および、それを用いた液晶駆動装置を提供することにあ

## [0019]

【課題を解決するための手段】上記目的を達成するた め、第1の発明は、表示データをディジタル・アナログ 変換する際に用いる階調表示用の基準電圧を生成する階 調表示基準電圧発生回路において、複数レベルの基準電 圧を生成する基準電圧生成回路と、外部からの調整用デ ータに基づいて上記基準電圧を調整する調整回路を備え たことを特徴としている。

【0020】上記構成によれば、基準電圧生成回路によ って生成された複数レベルの基準電圧の夫々が、外部か らの調整用データに基づいて調整回路によって調整され 40 る。したがって、当該階調表示基準電圧発生回路が一旦 液晶駆動装置に搭載された後でも、外部から上記調整用 データを与えることによって、当該液晶駆動装置を作り 変えることなく、液晶材料や液晶パネルの特性に合わせ て上記基準電圧を簡単に調整することが可能になる。

【0021】また、上記第1の発明の階調表示基準電圧 発生回路は、上記調整回路に、上記基準電圧の入力端子 と、上記調整用データの入力端子と、調整後の電圧の出 力端子と、上記調整用データに応じて上記基準電圧より も高い電圧あるいは上記基準電圧よりも低い電圧を生成 50 ット番号をnとすることによって上記調整用データと上

して上記調整後の電圧として出力する調整後電圧生成回 路を備えることが望ましい。

6

【0022】上記構成によれば、入力端子から入力され た上記基準電圧に基づいて、調整後電圧生成回路によっ て、上記調整用データに応じて上記基準電圧よりも高い あるいは低い電圧が生成され、出力端子から調整後の電 圧として出力される。

【0023】また、上記第1の発明の階調表示基準電圧 発生回路は、上記調整後電圧生成回路を、上記調整用デ 10 ータに応じた電位差を発生する電位差発生回路と、上記 基準電圧と電位差との和電圧を出力する和電圧出力回路 を備えて、上記和電圧出力回路からの和電圧を上記調整 後の電圧として出力するように成すことが望ましい。

【0024】上記構成によれば、電位差発生回路によっ て上記調整用データに応じた電位差が発生される。そし て、この電位差と上記基準電圧との和電圧が和電圧出力 回路によって生成されて、上記調整後の電圧として出力 される。

【0025】また、上記第1の発明の階調表示基準電圧 発生回路は、上記調整後電圧生成回路を、上記入力端子 と出力端子との間に介設されて,流れる電流値に応じた 電位差を両端に発生させる抵抗素子と、1以上の定電流 源と、上記調整用データに基づいてオンオフすると共 に,上記定電流源と抵抗素子との間に介設された1以上 のスイッチ素子を備えて、上記調整用データに基づいて 各スイッチ素子のオンオフを制御することによって上記 抵抗素子に流れる電流値を変化させて上記電位差を変化 させるように成すことが望ましい。

【0026】上記構成によれば、上記調整用データに基 30 づいて定電流源と上記抵抗素子との間に介設された各ス イッチ素子のオンオフが制御されると、上記入力端子と 出力端子との間に介設された上記抵抗素子を流れる電流 値が変化される。その結果、上記抵抗素子の両端に発生 する電位差が変化されて上記調整用データに応じた調整 量で上記基準電圧の調整が行われ、上記調整後の電圧と して出力される。

【0027】また、上記第1の発明の階調表示基準電圧 発生回路は、上記抵抗素子と出力端子との間に介設され たバッファアンプを備えることが望ましい。

【0028】上記構成によれば、上記抵抗素子と出力端 子との間に介設されたバッファアンプによって出力イン ピーダンスが低められ、上記出力端子から安定して出力 電流が取り出される。

【0029】また、上記第1の発明の階調表示基準電圧 発生回路は、上記定電流源を(nを正の整数として)2 (n-1)の重み付けされた電流を発生するように成し、上 記調整用データを2の補数表現による2進数の多ビット デジタルデータと成すことが望ましい。

【0030】上記構成によれば、上記調整用データのビ

記定電流源の重みとを対応付けることができ、上記調整 用データに応じた倍数の電位差が上記抵抗素子の両端に 発生される。

【0031】また、上記第1の発明の階調表示基準電圧発生回路は、上記定電流源を,上記抵抗素子に電流を流し込む1以上の第1定電流源と,上記抵抗素子から電流を流し出す1以上の第2定電流源で構成し、上記スイッチ素子を,上記抵抗素子に電流を流し込む第1定電流源,及び,上記抵抗素子から電流を流し出す第2定電流源を設定するように成すことが望ましい。

【0032】上記構成によれば、上記調整用データに基づいて上記各スイッチ素子のオン/オフが制御されると、上記抵抗素子に電流を流し込む第1定電流源と上記抵抗素子から電流を流し出す第2定電流源とが設定される。こうして、上記調整用データに応じて、上記基準電圧の調整量と増減とが設定される。

【0033】また、上記第1の発明の階調表示基準電圧発生回路は、上記基準電圧生成回路を,γ補正された基準電圧を生成するように成し、上記調整回路を,上記γ補正された基準電圧を調整するγ補正調整回路とするこ 20とが望ましい。

【0034】上記構成によれば、一旦γ補正された基準 電圧が、さらに液晶材料や液晶パネルの特性に合わせて 調整される。したがって、より正確に液晶材料や液晶パ ネルの特性に合わせた基準電圧を生成することが可能に なる。

【0035】また、第2の発明の液晶駆動装置は、上記 第1の発明の階調表示基準電圧発生回路を備えたことを 特徴としている。

【0036】上記構成によれば、上記階調表示基準電圧発生回路は、基準電圧生成回路によって生成された複数レベルの基準電圧の夫々を、調整用データに基づいて調整回路によって調整可能になっている。したがって、外部から上記調整用データを与えることによって、当該液晶駆動装置を作り変えることなく、液晶材料や液晶パネルの特性に合わせて上記基準電圧が簡単に調整される。

# [0037]

【発明の実施の形態】以下、この発明を図示の実施の形態により詳細に説明する。図1は、本実施の形態の階調表示基準電圧発生回路における構成を示すブロック図である。この階調表示基準電圧発生回路は、特にアクティブマトリックス方式の液晶表示装置における液晶駆動回路等に使用することができる。尚、本実施の形態における階調表示基準電圧発生回路が搭載される液晶表示装置の構成、その液晶表示装置における液晶パネルの構成、その液晶駆動波形、および、そのソースドライバの構成は、図6乃至図10に従って説明した液晶表示装置の構成、液晶パネルの構成、液晶駆動波形、ソースドライバの構成、液晶パネルの構成、液晶駆動波形、ソースドライバの構成と同一であるため、ここでは説明を省略する。

【0038】本実施の形態における階調表示基準電圧発 50 refよりも低い出力電圧Voutを得る場合(図3(b))に、

生回路 4 1 は、図 1 1 に示す従来の階調表示基準電圧発生回路 3 9 の場合と同様に、6 4 通りの基準電圧を作成し中間電圧を生成するものである。

8

【0039】本実施の形態における階調表示基準電圧発生回路41は、最上位電圧入力端子V0と最下位電圧入力端子V64との2本の電圧入力端子と、基準となるγ補正を行うための抵抗比を有する8個の抵抗素子R0~R7と、この抵抗素子R0~R7によって得られたγ補正後の各基準電圧を一定の範囲で上下に微調整するγ補正 での各基準電圧を一定の範囲で上下に微調整するγ補 でである際に用いる調整用データをラッチするデータラッチ回路43を有している。さらに、最上位電圧入力端子 V0とγ補正調整回路42の出力端子との間、各γ補正調整回路42の出力端子との間に直列に8個ずつ接続された合計64個の抵抗(図示せず)を有している。

【0040】上記構成を有するために、図11に示す従来の階調表示基準電圧発生回路39のように、9本の中 の間調電圧入力端子V0~V64を設ける必要は無く、上 記中間電圧を当該階調表示基準電圧発生回路41内で生成し調整することができるのである。

【0041】図2は、上記γ補正調整回路42の構成を示す概略ブロック図である。γ補正調整回路42は、電圧降下を発生させるための1つの抵抗素子Rと、2個の定電流源44,45と、バッファアンプ46で構成される。そして、抵抗素子Rに電流を流すことによる電圧降下を利用して、入力された電圧を一定の電圧だけ上下にシフトすることによって出力電圧を調整する。このよう30な構成を有するγ補正調整回路42は、次のように動作する。

【0042】すなわち、上記ヶ補正調整回路42の入力端子47に、例えば基準となる電圧Vrefが供給される。そして、基準電圧Vrefよりも高い出力電圧あるいは低い出力電圧を得る場合には、定電流源44,45によって抵抗素子Rに流れる電流を変化させ、抵抗素子Rによる電圧降下を利用して、入力された電圧を抵抗素子Rでの電圧降下の分だけ上または下にシフトした電圧Voutを出力端子48から出力するのである。

7 【0043】つまり、上記基準電圧Vrefよりも高い出力電圧Voutを得る場合には、

 $Vout = Vref + i \cdot R$ 

になるように、また、基準電圧Vrefよりも低い出力電 圧Voutを得る場合には、

 $Vout = Vref - i \cdot R$ 

になるように、 $\gamma$ 補正調整回路 4 2 によって電圧を調整するのである。

【0044】図3は、上記基準電圧Vrefよりも高い出力電圧Voutを得る場合(図3(a))、および、基準電圧Vrefよりも低い出力電圧Voutを得る場合(図3(b))に

(6)

10

定電流源 4 4, 4 5 の動作によって抵抗素子Rを流れる電流が変化した状態を示す。この場合、図 3 (a)に示すように、抵抗素子Rよりも入力端子 4 7 側にある定電流源 4 4 を接地し、出力端子 4 8 側にある定電流源 4 5 を電源に接続することによって、抵抗素子Rには定電流源 4 5 から定電流源 4 4 に向う正の向きの電流 i が流れる。その結果、入力端子 4 7 から基準電圧 V refが入力された場合の出力端子 4 8 からの出力電圧 V out は、基準電圧 V refよりも抵抗素子R での電圧降下の分だけ高い

9

Vout=Vref+i・R となる。

【0045】一方、図3(b)に示すように、上記定電流源44を電源に接続し、定電流源45を接地することによって、抵抗素子Rには定電流源44から定電流源45に向う負の向きの電流iが流れる。その結果、入力端子47から基準電圧Vrefが入力された場合の出力端子48からの出力電圧Voutは、基準電圧Vrefよりも抵抗素子Rでの電圧降下の分だけ低い

Vout=Vref-i・R となるのである。

【0046】そして、個々の上記γ補正調整回路42における各定電流源44,45に関して、電流値を複数値に切り換え可能にし、さらに接地と電源への接続とを切り換え可能にし、上記夫々の切り換えをデータラッチ回路43にラッチされた調整用データに基づいて制御することによって、抵抗素子R0~R7で得られたγ補正電圧を微調整するのである。こうして微調整された各基準電圧間の電圧が、さらに上記64個の抵抗のうちの8個によって8等分されて、D/A変換回路(図10参照)に送出されるのである。

【0047】図4は、上記各定電流源44,45に関する電流値の切り換えおよび接地/電源の接続切り換えを実現する $\gamma$ 補正調整回路42の定電流源部の回路構成を示す。この定電流源部は、電源に接続されると共に、nを正の整数として、 $2^{(n-1)}$ で重み付けされた電流  $2^{(n-1)}$  i を発生する5 個の定電流源 i , 2 i , 4 i , 8 i , 1 6 i を有する。そして、夫々の定電流源  $2^{(n-1)}$  i は、 $+2^{(n-1)}$  の制御信号によってオンするスイッチ+ $2^{(n-1)}$  を介して、抵抗素子Rの一端および出力端子4 8に接続されている。さらに、 $-2^{(n-1)}$  の制御信号によってオンするスイッチー $2^{(n-1)}$  を介して、抵抗素子Rの他端および入力端子4 7 に接続されている。

【0048】同様に、接地されると共に、上記 $2^{(n-1)}$ で重み付けされた電流 $2^{(n-1)}$ iを発生する5個の定電流源i, 2i, 4i, 8i, 16iを有する。そして、夫々の定電流源 $2^{(n-1)}$ iは、 $+2^{(n-1)}$ の制御信号によってオンするスイッチ+ $2^{(n-1)}$ を介して、抵抗素子Rの上記他端および入力端子47に接続されている。さらに、 $-2^{(n-1)}$ の制御信号によってオンするスイッチ-2

(n-1)を介して、抵抗素子Rの上記一端および出力端子48に接続されている。

【0049】つまり、上記スイッチ+ $2^{(n-1)}$ またはスイッチ- $2^{(n-1)}$ を介して入力端子47に接続された定電流源 $2^{(n-1)}$  i は図3における定電流源44として機能し、スイッチ+ $2^{(n-1)}$ あるいはスイッチ- $2^{(n-1)}$ を介して出力端子48に接続された定電流源 $2^{(n-1)}$  i は図3における定電流源45として機能するのである。そして、上記データラッチ回路43にラッチされている2の補数表現による符号付2進数の多ビットディジタルデータである調整用データに基づいて、各スイッチ+ $2^{(n-1)}$ およびスイッチ- $2^{(n-1)}$ のオン/オフを制御することによって、定電流源44,45に関する電流値の切り換えおよび電源/接地の接続切り換えを実現するのである。

【0050】こうすることによって、上記抵抗素子Rを流れる電流の値と方向とを変化させることがきで、入力電圧Vinに対して抵抗素子Rに流れる電圧降下の分だけ上にまたは下に複数段にシフトした電圧Voutを出力することができるのである。以下、具体例を挙げて説明する。

【0051】以下の説明は、上記調整用データが6ビットデータであるとして行う。このような6ビットで表わされる調整用データに基づく調整は、 $\gamma$ 補正値に対する調整を $-32\sim+31$ の64段階で行うことを可能にするのである。

【0052】図4において、上記定電流源i,2i,4i,8i,16i の夫々は、 $2^{(n-1)}$  で重み付けされた電流値i,2i,4i,8i,16i を発生する。また、上記各スイッチ+ $2^{(n-1)}$  およびスイッチー $2^{(n-1)}$  は、データラッチ回路43 から入力される6 ビットの調整用データに基づいてオンあるいはオフされる。以下、6 ビットの調整用データに基づく $\gamma$  補正調整回路42 の動作を説明する。

【0053】第1の場合として、上記調整用データが「+1:(000001)」の場合について述べる。この場合には2つのスイッチ+ $2^0$ のみがオンし、他の総てのスイッチはオフする。この状態は、図3(a)と同じである。つまり、抵抗素子Rに流れる電流  $I_{total}$ は定電流源  $i_{total}$ と同じであり、電流の向きは上記正である。したがって、出力電圧 $V_{total}$ の電圧降下分だけ上昇し、

 $Vout = Vin + i \times R$ 

【0054】また、他の場合として、上記調整データが [-9:(101001)]の場合に付いて説明する。この 場合には、2つのスイッチー $2^3$ および2つのスイッチー $2^0$ の合計4つのスイッチがオンし、他の総てのスイッチはオフする。この状態は、[3(b)]と同じである。

つまり、抵抗素子Rに流れる電流  $I_{total}$ は定電流源 iと定電流源  $8_i$ との電流の和である  $9_i$ となり、電流の向きは上記負である。したがって、出力電圧 $V_{out}$ は入力された基準電圧 $V_{in}$ よりも抵抗素子Rでの電圧降下分だけ下降し、

 $Vout = Vin - 9 i \times R$ 

の出力電圧が得られる。これは、入力基準電圧Vinよりも $(i \times R)$ の9倍だけ低い電圧である。

【0055】他の調整用データの場合においても、上述の動作に準じて、夫々のスイッチ+ $2^{(n-1)}$ ,  $-2^{(n-1)}$ をオンまたはオフすることによって、入力基準電圧V in を中心として、1 段階当り( $i \times R$ )の電圧で $-32 \sim +31$ の範囲内で64 段階に電圧調整を行うことができる。

【0056】すなわち、上記調整用データとして2の補数表現による符号付2進数の多ビットディジタルデータを用いることによって、そのビット番号 nと抵抗素子Rに流す電流値の重み(倍率)2 (n-1)とをスイッチ+2 (n-1),-2 (n-1)を介して対応付けることができるのである。したがって、データラッチ回路42からの調整用 20 データに応じた倍率の調整量を得ることができることになる。つまり、上記調整用データによって上記基準値の調整量を簡単に指定することができるのである。

【0057】このように、上記データラッチ回路 43からの調整用データに応じてスイッチ+ $2^{(n-1)}$ ,  $-2^{(n-1)}$ をオン/オフすることによって、入力電圧に対して調整用データに基づく調整を行った電圧を出力することができ、この調整を抵抗素子R0~R7に基づく $\gamma$ 補正値に適用することによって、図5に示すように、液晶駆動出力電圧の特性を、抵抗素子R0~R7に基づく補正値を中心として上記調整用データに基づいて上下に変更することができるのである。

【0058】尚、上記調整用データのデータラッチ回路 43への書き込みは、通常の表示データDの入力端子を使用して、表示データ取り込みクロック信号に同期して、例えば入力ラッチ回路,サンプリングメモリ,ホールドメモリおよびレベルシフタ回路(図10参照)を介して行うことができる。

【0059】上述のように、上記実施の形態においては、ソースドライバのD/A変換回路に基準電圧を供給する階調表示電圧発生回路41に、γ補正用の抵抗比を有する各抵抗素子R0~R7からの基準電圧Vrefをデータラッチ回路43に格納された調整用データに基づいて上方あるいは下方に調整するγ補正調整回路42を設けている。

【0060】そして、この $\gamma$ 補正調整回路 42を次のように構成している。すなわち、nを正の整数として、電源に接続されて $2^{(n-1)}$ で重み付けされた電流 $2^{(n-1)}$  iを発生する5個の定電流源 $2^{(n-1)}$  i を、 $+2^{(n-1)}$ の制御信号でオンするスイッチ+ $2^{(n-1)}$ を介して抵抗素子

Rおよび出力端子 48 に接続する一方、 $-2^{(n-1)}$  の制御信号でオンするスイッチー $2^{(n-1)}$ を介して抵抗素子Rおよび入力端子 47 に接続している。同様に、接地されて $2^{(n-1)}$  で重み付けされた電流 $2^{(n-1)}$  i を発生する5個の定電流源 $2^{(n-1)}$  i を、 $+2^{(n-1)}$  の制御信号でオンするスイッチ+ $2^{(n-1)}$ を介して抵抗素子Rおよび入力端子 47 に接続する一方、 $-2^{(n-1)}$  の制御信号でオンするスイッチー $2^{(n-1)}$ を介して抵抗素子Rおよび出力端子 48 に接続している。

【0061】したがって、上記データラッチ回路43からの6ビットの調整用データに基づいて、各スイッチ+ $2^{(n-1)}$ ,  $-2^{(n-1)}$ のオン/オフを制御することによって、抵抗素子Rを流れる電流値と方向との組み合わせを64通りに切り換え設定することができる。つまり、各抵抗素子R0~R7によって $\gamma$ 補正された夫々の基準電圧Vrefを、上方に31段階と下方に32段階との合計64段階に調整することができるのである。

【0062】すなわち、この実施の形態によれば、例えば表示データに上記調整用データを書き加え、表示データDの入力端子を利用して上記調整用データをデータラッチ回路43~書き込むことによって、簡単にγ補正特性を変更できるのである。したがって、液晶材料や液晶パネルの特性に合わせてソースドライバの設計を変更する必要が無くなり、その都度LSI(大規模集積回路)を作り変えることなく対応可能なソースドライバを提供できるのである。

【0063】その際に、本階調表示電圧発生回路41においては、内部で各抵抗素子R0~R7とγ補正調整回路42とによって所望の中間電圧を発生するので、例えば9レベルの中間調基準電圧を外部から供給してもらう必要はない。したがって、外部からの中間調基準電圧を受ける電圧入力端子を最上位電圧入力端子V0と最下位電圧入力端子V64との2本のみにして、外付け回路規模の縮小や端子数の削減を図ることができ、製造コストを抑えることができるのである。

【0064】また、上述したように、上記調整用のデータは、随時ソースドライバ内にあるデータラッチ回路43に書き込むことができる。そのために、液晶モジュール1台毎に生ずる階調表示の量産ばらつきを補正するこ40とができる。さらには、上記調整用のデータは、液晶パネルの1水平ライン毎に書き込むことも可能である。したがって、液晶パネルにおける表示斑の一つである横シャドーイングを補正して、より高品位な表示を実現することも可能となる。

【0065】上記実施の形態においては、上記電源に接続された第1の定電流源  $2^{(n-1)}$  i を 5 個、この第1の定電流源を抵抗素子R および出力端子 4 8 に接続するスイッチ+  $2^{(n-1)}$  を 5 個、上記第1の定電流源を抵抗素子R 及び入力端子 4 7 に接続するスイッチー  $2^{(n-1)}$  を 5 個、接地された第2の定電流源  $2^{(n-1)}$  i を 5 個、こ

整用データに基づいてオン/オフするスイッチ素子で構成すれば、上記調整用データに基づいて各スイッチ素子のオン/オフを制御することによって、上記抵抗素子を流れる電流値を変化させて両端電位差を制御できる。したがって、上記調整用データに応じた調整量で上記基準

の第2の定電流源を抵抗素子R及び入力端子47に接続するスイッチ+ $2^{(n-1)}$ を5個、上記第2の定電流源を抵抗素子R及び出力端子48に接続するスイッチー2 $^{(n-1)}$ を5個設け、6ビットの調整用データに基づいて各スイッチ+ $2^{(n-1)}$ ,  $-2^{(n-1)}$ のオン/オフを制御して y補正された各基準電圧Vrefを64段階に調整するようにしている。しかしながら、言うまでもなく、上記定電源やスイッチの個数や調整用データのビット数は上記値に限定されるものではない。

【0072】また、上記第1の発明の階調表示基準電圧 発生回路は、上記抵抗素子と出力端子との間に介設され たバッファアンプを備えれば、出力インピーダンスを低 くして上記出力端子から安定して出力電流を取り出すこ とができる。

電圧の調整を行うことができる。

【0066】さらに、上記定電流源が発生する電流値に対する重み付けも「2<sup>(n-1)</sup>」に限定されるものではなく、液晶材料や液晶パネルの特性や階調表示の量産ばらつき等を考慮して適宜設定しても構わない。

【0073】また、上記第1の発明の階調表示基準電圧発生回路は、上記定電流源を(nを正の整数として)2 (n-1)の重み付けされた電流を発生するように成し、上記調整用データを2の補数表現による2進数の多ビットデジタルデータと成せば、上記調整用データのビット番号をnとして上記調整用データと上記定電流源の重みとを対応付けることができる。したがって、上記調整用データに応じた倍数の電位差を上記抵抗素子の両端に発生させることができる。

[0067]

【0074】すなわち、この発明によれば、上記調整用データによって、上記基準電圧の調整量を簡単に指定することができる。さらに、上記調整用データを表示データに書き加えることによって、液晶パネルの1水平ライン毎に階調表示用の上記基準電圧を調整し、液晶パネルにおける表示弦の一つである横シャドーイングを補正してより高品位な表示を得ることが可能になる。

【発明の効果】以上より明らかなように、第1の発明の 階調表示基準電圧発生回路は、基準電圧生成回路で生成 された複数レベルの基準電圧の夫々を、調整回路によっ て、外部からの調整用データに基づいて調整できるの で、当該階調表示基準電圧発生回路が一旦液晶駆動装置 に搭載された後においても、外部から上記調整用データ を与えることによって、当該液晶駆動装置を作り変える ことなく、液晶材料や液晶パネルの特性に合わせて上記 基準電圧を簡単に調整することが可能になる。

> 【0075】また、上記第1の発明の階調表示基準電圧 発生回路は、上記定電流源を、上記抵抗素子に電流を流 30 し込む第1定電流源と上記抵抗素子から電流を流し出す 第2定電流源で構成し、上記スイッチ素子によって、上 記抵抗素子に電流を流し込む第1定電流源および上記抵 抗素子から電流を流し出す第2定電流源を設定するよう に成せば、上記調整用データに応じて上記基準電圧の調 整量と増減とを設定することができる。

【0068】また、上記調整用データを随時与えることによって、当該階調表示基準電圧発生回路が搭載された液晶モジュール1台毎に生ずる階調表示の量産ばらつきを補正することが可能になる。さらに、上記基準電圧生成回路と調整回路とによって内部で所望の中間電圧を発生するので、3以上のレベルの中間調基準電圧を外部から供給してもらう必要はない。したがって、外付け回路規模の縮小や端子数の削減を図ることができ、製造コストを抑えることができる。

発生回路は、上記基準電圧生成回路を、γ補正された基準電圧を生成するように成し、上記調整回路を、上記γ補正された基準電圧を調整するγ補正調整回路とすれ ば、一旦γ補正された基準電圧を、さらに液晶材料や液晶パネルの特性に合わせて調整することができる。 したがって、より正確に液晶材料や液晶パネルの特性に合わせた基準電圧を生成することが可能になる。

【0076】また、上記第1の発明の階調表示基準電圧

【0069】また、上記第1の発明の階調表示基準電圧発生回路は、上記調整回路に、上記基準電圧の入力端子と、上記調整用データの入力端子と、調整後の電圧の出力端子と、上記調整用データに応じて上記基準電圧よりも高いあるいは低い電圧を生成して上記調整後の電圧として出力する調整後電圧生成回路を備えれば、上記基準電圧に基づいて、上記調整用データに応じた調整後の電圧を容易に生成して上記出力端子から出力できる。

【0077】また、第2の発明の液晶駆動装置は、生成した複数レベルの基準電圧の夫々を調整用データに基づいて調整できる上記第1の発明の階調表示基準電圧発生回路を備えているので、外部から上記調整用データを与えることによって、当該液晶駆動装置を作り変えることなく、液晶材料や液晶パネルの特性に合わせて上記基準

電圧を簡単に調整することができる。

【0070】また、上記第1の発明の階調表示基準電圧 発生回路は、上記調整後電圧生成回路を、上記調整用デ ータに応じた電位差を発生する電位差発生回路と、上記 基準電圧と電位差との和電圧を出力する和電圧出力回路 で構成すれば、上記調整後電圧生成回路を簡単に形成で きる。

【0071】また、上記第1の発明の階調表示基準電圧発生回路は、上記調整後電圧生成回路を、上記入力端子と出力端子との間に介設された抵抗素子と、定電流源と、上記定電流源と抵抗素子との間に介設されて上記調

【図面の簡単な説明】

【図1】 この発明の階調表示基準電圧発生回路における構成を示すブロック図である。

15

【図2】 図1における $\gamma$ 補正調整回路の概略ブロック図である。

【図3】 基準電圧よりも高い出力電圧を得る場合と低い出力電圧を得る場合とにおける定電流源の動作説明図である。

【図4】 γ補正調整回路における定電流源部の回路構成を示す図である。

【図5】 図1に示す階調表示基準電圧発生回路による 液晶駆動出力電圧の特性を示す図である。

【図6】 TFT方式による液晶表示装置のブロック構成を示す図である。

【図7】 図6における液晶パネルの構成を示す図である。

【図8】 液晶駆動波形の一例を示す図である。

【図9】 図8よりも印加電圧が低い場合の液晶駆動波形を示す図である。

【図10】 図6におけるソースドライバのブロック図である。


【図11】 図10における階調表示基準電圧発生回路の構成を示す図である。

【図12】 図11に示す階調表示基準電圧発生回路による液晶駆動出力電圧の特性例を示す図である。


## 10 【符号の説明】

4 1 ··· 階調表示基準電圧発生回路、 4 2 ··· γ 補正調整回路、 4 3 ··· データラッチ回路、 4 4 , 4 5 , i , 2 i , 4 i , 8 i , 1 6 i ··· 定電流源、 4 6 ··· バッファアンプ、 V 0 ··· 最上位電圧入力端子、 V 6 4 ··· 最下位電圧入力端子、 R 0 ~ R 7 , R ··· 抵抗素子、 + 2 <sup>(n-1)</sup>, - 2 <sup>(n-1)</sup>···· スイッチ。


【図1】





【図2】



【図5】







フロントページの続き

(51) Int. Cl. <sup>7</sup>		識別記号	FI		テーマコード(参考)
G 0 9 G	3/20	6 4 1	G 0 9 G	3/20	6 4 1 Q
H 0 4 N	5/66		H 0 4 N	5/66	Α

Fターム(参考) 2H093 NA51 NC22 NC23 NC26 NC34 ND60

5C006 AA16 AA22 AF46 AF52 AF83

BB16 BC03 BC12 BF02 BF03

BF04 BF43 BF46 FA18 FA56

5C058 AA06 BA07 BA13 BB25

5C080 AA10 BB05 CC03 DD03 EE29

FF11 JJ02 JJ05

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
☐ BLACK BORDERS		
$\square$ image cut off at top, bottom or sides		
☐ FADED TEXT OR DRAWING		
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING		
☐ SKEWED/SLANTED IMAGES		
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
$\square$ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.